抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现

TN492; 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施.在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率.基于以上技术设计的AES IP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能....

Full description

Saved in:
Bibliographic Details
Published in通信学报 Vol. 31; no. 1; pp. 20 - 29
Main Authors 韩军, 曾晓洋, 赵佳
Format Journal Article
LanguageChinese
Published 复旦大学,专用集成电路与系统国家重点实验室,上海,201203 2010
Subjects
anti-attack algorithm
先进加密标准
抗攻击算法
side channel attack
信息安全
information security
旁道攻击
VLSI实现
VLSI implementation
AES
Online AccessGet full text
ISSN1000-436X
DOI10.3969/j.issn.1000-436X.2010.01.004

Cover

More Information
Summary:TN492; 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施.在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率.基于以上技术设计的AES IP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能.
ISSN:1000-436X
DOI:10.3969/j.issn.1000-436X.2010.01.004