Search Results - "HONTSCHEL JAN" :: K.UTB vyhledávací portál

Loading…

Verfahren zur Herstellung gering diffundierter Drain- und Sourcegebiete in CMOS-Transistoren für Anwendungen mit hoher Leistungsfähigkeit und geringer Leistung

by Flachowsky, Stefan, Langdon, Steven, Scheiper, Thilo, Hoentschel, Jan
Year of Publication 04.08.2016

Get full text

Patent

Loading…

Verringern der Implantationsbeeinträchtigung in geneigten Implantationen durch Verschieben von Implantationsmasken

by HOENTSCHEL, JAN, POOCK, ANDRE
Year of Publication 31.12.2009

Get full text

Patent

Loading…

Transistorelement mit reduziertem lateralen elektrischen Feld

by Gerhardt, Martin, Zaka, Alban, Nelluri, Venkata Naga Ranjith Kuma, Angot, Damien, Herrmann, Tom, Mueller-Meskamp, Lars, Hoentschel, Jan
Year of Publication 11.04.2019

Get full text

Patent

Loading…

MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren

by HOENTSCHEL, JAN, WEI, ANDY, GRIEBENOW, UWE
Year of Publication 20.03.2014

Get full text

Patent

Loading…

Kontaktgeometrie mit einer von einer Transistorlänge entkoppelten Gatesiliziumlänge

by RICHTER, RALF, FLACHOWSKY, STEFAN, HOENTSCHEL, JAN, JAVORKA, PETER
Year of Publication 03.03.2016

Get full text

Patent

Loading…

Verfahren zum Herstellen von Transistorelementen mit unterschiedlicher Verformung und Halbleiterbauelement

by FLACHOWSKY, STEFAN, HOENTSCHEL, JAN, WEI, ANDY
Year of Publication 28.11.2013

Get full text

Patent

Loading…

Method for manufacturing e.g. n-channel FET that is utilized as circuit element in CPU, involves forming doping region in contact with another doping region, and depositing semiconductor material in recess for partially filling recess

by FLACHOWSKY, STEFAN, HOENTSCHEL, JAN, ILLGEN, RALF
Year of Publication 05.09.2013

Get full text

Patent

Loading…

Austrittsarbeitseinstellung in Gate-Stapeln mit großem für Bauelemente mit unterschiedlichen Schwellwertspannungen

by HOENTSCHEL, JAN, SCHEIPER, THILO, BEYER, SVEN
Year of Publication 06.06.2013

Get full text

Patent

Loading…

Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen

by HOENTSCHEL, JAN, SCHEIPER, THILO, KURZ, ANDREAS, GRIEBENOW, UWE
Year of Publication 11.06.2015

Get full text

Patent

Loading…

Verfahren und Vorrichtung mit einer Fluor-dotierten Kanalsilizium-Germanium-Schicht

by YAN, RAN, SASSIAT, NICOLAS, HÖNTSCHEL, JAN, ONG, SHIANG YANG
Year of Publication 13.05.2015

Get full text

Patent

Loading…

Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement

by HOENTSCHEL, JAN, BEYER, SVEN, GRIEBENOW, UWE
Year of Publication 31.01.2013

Get full text

Patent

Loading…

Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation

by HOENTSCHEL, JAN, SCHEIPER, THILO, WEI, ANDY, BEYER, SVEN
Year of Publication 19.03.2015

Get full text

Patent

Loading…

CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements

by HOENTSCHEL, JAN, MULFINGER, ROBERT, GRIEBENOW, UWE
Year of Publication 22.11.2012

Get full text

Patent

Loading…

Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse

by FEUDEL, THOMAS, HOENTSCHEL, JAN, ILLGEN, RALF
Year of Publication 20.09.2012

Get full text

Patent

Loading…

Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung

by HOENTSCHEL, JAN, SCHEIPER, THILO, WEI, ANDY, GRIEBENOW, UWE
Year of Publication 16.10.2014

Get full text

Patent

Loading…

Fluor-dotierte Kanalsilizium-Germanium-Schicht

by YAN, RAN, SASSIAT, NICOLAS, HÖNTSCHEL, JAN, ONG, SHIANG YANG
Year of Publication 18.09.2014

Get full text

Patent

Loading…

HK/MG-Prozessflüsse für p-Typ Halbleitervorrichtungen

by RICHTER, RALF, FAUL, JÜRGEN, HOENTSCHEL, JAN, JAVORKA, PETER
Year of Publication 18.09.2014

Get full text

Patent

Loading…

Kontaktgeometrie mit einer von einer Transistorlänge entkoppelten Gatesiliziumlänge

by RICHTER, RALF, FLACHOWSKY, STEFAN, HOENTSCHEL, JAN, JAVORKA, PETER
Year of Publication 11.09.2014

Get full text

Patent

Loading…

CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben

by HOENTSCHEL, JAN, WEI, ANDY, GRIEBENOW, UWE
Year of Publication 26.04.2012

Get full text

Patent

Loading…

Verfahren zur Herstellung eines Halbleiterbauelements mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind

by Beyer, Sven, Griebenow, Uwe, Wei, Andy, Kurz, Andreas, Scheiper, Thilo, Stejskal, Roland, Hempel, Klaus, Hoentschel, Jan
Year of Publication 11.08.2016

Get full text

Patent

Refine Results

Format

Subject Area

Topic

Language

Year of Publication

Database