Search Results - "GARDNER, MARK, I" :: K.UTB vyhledávací portál | TBU Library Retrieval Portal

3차원 범용 CMOS 디바이스

3차원 범용 CMOS 디바이스

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 31.05.2023

Get full text

Patent

고성능 다차원 소자 및 로직 집적

고성능 다차원 소자 및 로직 집적

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 10.01.2023

Get full text

Patent

3D METHOD TO ENHANCE 3D HORIZONTAL NANOSHEETS DEVICE PERFORMANCE

3D METHOD TO ENHANCE 3D HORIZONTAL NANOSHEETS DEVICE PERFORMANCE

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 02.08.2022

Get full text

Patent

3D HIGH PERFORMANCE 3D VERTICAL TRANSISTOR DEVICE ENHANCEMENT DESIGN

3D HIGH PERFORMANCE 3D VERTICAL TRANSISTOR DEVICE ENHANCEMENT DESIGN

by FULFORD H. JIM, GARDNER MARK. I
Year of Publication 02.08.2022

Get full text

Patent

최적의 3D 논리 레이아웃을 위한 하이브리드 적층으로 3D 소스 드레인을 제조하는 방법

최적의 3D 논리 레이아웃을 위한 하이브리드 적층으로 3D 소스 드레인을 제조하는 방법

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 14.07.2022

Get full text

Patent

3차원 메모리와 3차원 논리 회로를 갖는 디바이스 및 이를 형성하는 방법

3차원 메모리와 3차원 논리 회로를 갖는 디바이스 및 이를 형성하는 방법

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 13.06.2022

Get full text

Patent

3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법

3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 13.06.2022

Get full text

Patent

향상된 고이동도의 채널 요소를 갖는 고성능 나노 시트를 제조하는 방법

향상된 고이동도의 채널 요소를 갖는 고성능 나노 시트를 제조하는 방법

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 03.06.2022

Get full text

Patent

CMOS METHOD OF MAKING A PLURALITY OF HIGH DENSITY LOGIC ELEMENTS WITH ADVANCED CMOS DEVICE LAYOUT

CMOS METHOD OF MAKING A PLURALITY OF HIGH DENSITY LOGIC ELEMENTS WITH ADVANCED CMOS DEVICE LAYOUT

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 06.04.2022

Get full text

Patent

3D 3D ADVANCED 3D TECHNOLOGY ARCHITECTURE LAYOUT USING 3D COMPACT DEVICE DESIGNS

3D 3D ADVANCED 3D TECHNOLOGY ARCHITECTURE LAYOUT USING 3D COMPACT DEVICE DESIGNS

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 17.03.2022

Get full text

Patent

개선된 회로 레이아웃 및 성능을 위한 상이한 트랜지스터 아키텍처를 갖는 다수의 나노 층 트랜지스터 층

개선된 회로 레이아웃 및 성능을 위한 상이한 트랜지스터 아키텍처를 갖는 다수의 나노 층 트랜지스터 층

by FULFORD H. JIM, GARDNER MARK I
Year of Publication 03.03.2022

Get full text

Patent

스트레서 막을 사용하는 정밀 다축 포토리소그래피 정렬 보정

스트레서 막을 사용하는 정밀 다축 포토리소그래피 정렬 보정

by FULFORD H. JIM, FULFORD DANIEL, SCHEPIS ANTHONY, GARDNER MARK I, DEVILLERS ANTON
Year of Publication 16.07.2024

Get full text

Patent

고급 로직 동작을 위한 전하 트랩 TFET 반도체 디바이스 제조 방법

고급 로직 동작을 위한 전하 트랩 TFET 반도체 디바이스 제조 방법

by FULFORD H. JIM, GARDNER MARK I, DEVILLIERS ANTON
Year of Publication 21.06.2022

Get full text

Patent

수직 적층형 소자 아키텍처 및 랩어라운드 접점을 위한 선택적 가열을 사용하는 저온 및 고온 원위치 도핑된 소스 및 드레인 에피택시의 형성

수직 적층형 소자 아키텍처 및 랩어라운드 접점을 위한 선택적 가열을 사용하는 저온 및 고온 원위치 도핑된 소스 및 드레인 에피택시의 형성

by TAPILY KANDABARA, NIIMI HIROAKI, FULFORD H. JIM, DEVILLIERS ANTON J, GARDNER MARK I, LIEBMANN LARS, SMITH JEFFREY, CHANEMOUGAME DANIEL
Year of Publication 13.04.2023

Get full text

Patent

고급 회로 아키텍처를 위한 고밀도 논리 회로 및 메모리를 제조하는 방법

고급 회로 아키텍처를 위한 고밀도 논리 회로 및 메모리를 제조하는 방법

by FULFORD H. JIM, GARDNER MARK I, LIEBMANN LARS, SMITH JEFFREY, CHANEMOUGAME DANIEL
Year of Publication 10.05.2022

Get full text

Patent

하이-K 금속 게이트(HKMG) 막 스택의 선택적 퇴적을 통한 임계치 전압 튜닝 방법

하이-K 금속 게이트(HKMG) 막 스택의 선택적 퇴적을 통한 임계치 전압 튜닝 방법

by TAPILY KANDABARA, FULFORD H. JIM, DEVILLIERS ANTON J, GARDNER MARK I, LIEBMANN LARS, SMITH JEFFREY, CHANEMOUGAME DANIEL
Year of Publication 15.03.2022

Get full text

Patent

Impacts of gate electrode materials on threshold voltage (Vth) instability in nMOS HfO2 gate stacks under DC and AC stressing

Impacts of gate electrode materials on threshold voltage (Vth) instability in nMOS HfO2 gate stacks under DC and AC stressing

by XUGUANG WANG, PETERSON, Jeff, MAJHI, Prashant, GARDNER, Mark I, KWONG, Dim-Lee
Published in IEEE electron device letters (01.08.2005)

Get full text

Journal Article

METHOD OF SELECTIVELY EXPOSING A MATERIAL USING A PHOTOSENSITIVE LAYER AND MULTIPLE IMAGE PATTERNS

METHOD OF SELECTIVELY EXPOSING A MATERIAL USING A PHOTOSENSITIVE LAYER AND MULTIPLE IMAGE PATTERNS

by GARDNER, MARK, I, WRISTERS, DERICK, J, FULFORD, H., JIM, JR
Year of Publication 25.04.2000

Get full text

Patent

SEMICONDUCTOR DEVICE AND METHOD FOR TRANSISTOR MEMORY ELEMENT

SEMICONDUCTOR DEVICE AND METHOD FOR TRANSISTOR MEMORY ELEMENT

by Fulford, H. Jim, Gardner, Mark I
Year of Publication 10.10.2024

Get full text

Patent

METHOD OF 3D CANTILEVER CHANNEL FORMATION

METHOD OF 3D CANTILEVER CHANNEL FORMATION

by FULFORD, H. Jim, GARDNER, Mark I
Year of Publication 12.09.2024

Get full text

Patent

1
2
3
4
5
6
7
8
9
10
11
Next
[20]